>
英文缩写VCS
英文全称Verilog Compiled Simulator (logic simulator, compiles Verilog source code)
中文释义 Verilog模拟器编译Verilog(逻辑模拟器,编写代码)
所属分类其他
VCS的其他解释: